Signal Processing Engineer at Alcatel-Lucent R&D

E-mail: julien.lalletATgmail.com

Sujets de recherche

Post-doc : Conception et implémentation d’un contrôleur de reconfiguration partielle et dynamique pour FPGA Virtex Xilinx destiné aux applications du domaine de l’aé́rospatial.
Thèse : Dé́finition et implémentation d’une plate-forme géné́rique de modé́lisation et de conception d’architectures reconfigurables dynamiquement.
Mots clés :VHDL, Reconfiguration dynamique, ASIC, FPGA, Prototypage rapide, Automatisation des procédés.

Publications récentes

[1] J. Lallet, O. Sentieys, and S. Pillement, ”Efficient and Flexible Dynamic Reconfiguration for Multi-Context Architectures” in Journal of Integrated Circuits and Systems, Volume 4, Number 1, March 2009, pp 36-44.
[3] J. Lallet, O. Sentieys, and S. Pillement, ”xMAML : a Modeling Language for Dynamically Reconfigurable Architectures” in 12th Euromicro Conference on Digital System Design : Architectures, Methods and Tools (DSD), August 2009, pp. 680-687.
[5] J. Lallet, O. Sentieys, and S. Pillement, ”Plate-forme de Conception d’Architectures Reconfigurables Dynamiquement pour le Domaine du TSI” in the 22nd Symposium on Signal and Image Processing(GRETSI), September 2009, pp. -.

Enseignements